8a. REGISTER PARALEL / REGISTER BUFER
REGISTER BUFER adalah jenis register yang paling sederhana yang hanya berfungsi menyimpan kata digital.
Pada gambar dibawah ini, REGISTER PARALEL / BUFER yang dibangun dengan flip-flop D pemicu-tepi-positif. Kumpulan bit X menentukan pembebanan (pengisian ) flip-flop. Jadi, apabila tepi positif yang pertama dari pulsa detak tiba pada flip-flop, data yang tersimpan menjadi Q3,Q2,Q1,Q0 = X0 X1 X2 X3 . Dengan persamaan notasi yang disingkat : Q = X
Pada gambar dibawah ini, REGISTER PARALEL / BUFER yang dibangun dengan flip-flop D pemicu-tepi-positif. Kumpulan bit X menentukan pembebanan (pengisian ) flip-flop. Jadi, apabila tepi positif yang pertama dari pulsa detak tiba pada flip-flop, data yang tersimpan menjadi Q3,Q2,Q1,Q0 = X0 X1 X2 X3 . Dengan persamaan notasi yang disingkat : Q = X
Pada gambar diatas menunjukan sebuah register buffer terkendali dengan CLR aktif-tinggi. Apabila CLR tinggi, semua flip-flop mengalami reset dan data yang tersimpan menjadi :Q= 0000
Ketika CLR kembali kepada keadaan rendah, register telah siap untuk beroperasi.
LOAD merupakan masukan kendali yang menentukan operasi rangkaian . apabila LOAD rendah, bit-bit X tidak dapat mencapai flip-flop. Pada waktu yang sama, sinyal komplemennya LOAD’ merupakan keadaan logika tinggi.sinyal ini diumpanbalikan ke masukannya. Setiap kali sistem flip-flop menerima masukan tepi naik dan sinyal detak, data akan mengalami sirkulasi dari keluaran ke masukan atau tetap dipertahankan dalam sistem flip-flop. Dengan kata lain.ISI REGISTER TIDAK BERUBAH SELAMA SINYAL LOAD DALAM KEADAAN RENDAH.
LOAD merupakan masukan kendali yang menentukan operasi rangkaian . apabila LOAD rendah, bit-bit X tidak dapat mencapai flip-flop. Pada waktu yang sama, sinyal komplemennya LOAD’ merupakan keadaan logika tinggi.sinyal ini diumpanbalikan ke masukannya. Setiap kali sistem flip-flop menerima masukan tepi naik dan sinyal detak, data akan mengalami sirkulasi dari keluaran ke masukan atau tetap dipertahankan dalam sistem flip-flop. Dengan kata lain.ISI REGISTER TIDAK BERUBAH SELAMA SINYAL LOAD DALAM KEADAAN RENDAH.
Apabila LOAD tinggi, isi kelompok bit X disalurkan ke masukan-masukan data. Sesudah melalui waktu persiapan yang singkat, flip-flop akan siap untuk diisi. Selanjutnya, dengan tibanya tepi positif sinyal detak, bit-bit x dimasukan dan data tersimpan menjadi Q3,Q2,Q1,Q0 = X0 X1 X2 X3 .
Ketika LOAD kembali kepada keadaan rendah, kata-data tadi telah tersimpan dengan aman : ini berarti bit-bit X dapat berubah tanpa menganggu kata yang telah tersimpan itu.
8b. REGISTER SERIAL/ REGISTER SHIFT / REGISTER GESER
Sebuah REGISTER SERIAL dapat memindahkan BIT-BIT yang tersimpan ke kiri maupun ke kanan. Pengeseran bit ini penting dalam operasi aritmetik dan operasi logika yang dipakai dalam komputer.
Pada gambar memperlihatkan sebuah REGISTER SERIAL KIRI. Din merupakan masukan dari flip-flop kanan, Qo flip-flop yang kedua, Q1 , begitu seterusnya. Sebagai contoh , kita ikuti apa yang terjadi jika Din = 1.
Q= 0000
Semua masukan data yang sama dengan 0 kecuali masukan di bagian paling kanan. Ketika tepi positif dari sinyal pewaktu yang pertama, masuk flip-flop paling kanan menjadi aktif menyimpan Din dan kata yang tersimpan menjadi:
Q= 0001
Munculnya kata yang baru ini berarti D1 sekarang sama dengan 1, sebagaimana keadaan Do. Pada tepi postif yang berikutnya, flip-flop Q1 melaksanakan fungsinya dan isi register menjadi:
Q= 0011
Pada tepi positif yang ketiga, isi register menjadi:Q= 0111
Dan tepi naik keempat dari sinyal pewaktu memberikan :Q= 1111
Sesudah itu, kata yang tersimpan tidak akan berubah selama Din = 1.Andaikan sekarang Din diubah menjadi 0. Pulsa lonceng yang berturut-turut menghasilkan isi-isi register sebagai berikut:
Q= 1110
Q= 1100
Q= 1000
Q= 0000
Q= 1100
Q= 1000
Q= 0000
Jadi selama Din = 0, pulsa-pulsa lonceng berikutnya tidak memberikan pengaruh lebih lanjut.
PERGESERAN KE KANAN
Gambar diatas adalah REGISTER SERIAL KANAN. Sebagimana terlihat, setiap keluaran Q mengaktifkan masukan D dari FLIP-FLOP sebelumnya. Setiap kali tepi naik dari sinyal detak itu tiba, bit-bit yang tersimpan bergeser satu posisi ke kanan.Q=0000
Pada saat awal, semua masukan data sama dengan 0 kecuali masukan paling kiri. Tepi positif yang pertama dari sinyal detak akan mengaktifkan flip-flop paling kiri dan kata yang tersimpan menjadi :
Q= 1000
Munculnya kata ini berarti ini berarti isi D3 dan D2 sama dengan 1. Pada tepi positif yang berikutnya, isi register menjadi:Q= 1100
Tepi positif ketiga memberikan:Q= 1110
Dan pada tepi positif yang keempat menghasilkan:Q= 1111
Perhatikan gambar berikut :
Gambar diatas memperlihatkan bagaimana operasi pergeseran ke kiri dapat dikendalikan. SHL merupakan sinyal kendali. Apabila SHL rendah maka sinyal SHL’ tinggi. Keadaan ini membuat setiap keluaran flip-flop masuk kembali ke masukan datanya. Karena itu, data tetap tersimpan pada setiap flip-flop pada waktu pulsa-pulsa detak tiba. Dengan cara ini, sebuah kata digital dapat disimpan selama waktu yang diinginkan. Jika SHL tinggi, Din akan masuk ke dalam Flip-flop paling kanan, Qo masuk ke dalam flip-flop kedua, D1 masuk ke dalam flip-flop ketiga, dan seterusnya. Dengan demikian, rangkaian bertindak sebagai register geser kiri. Setiap tepi positif dari pulsa detak akan menggeser bit-bit yang tersimpan satu posisi ke kiri.
0